Aller au menu Aller au contenu
Evénements de l'IMEP-LAHC
Microélectronique, électromagnétisme, photonique, hyperfréquences
Evénements de l'IMEP-LAHC
Evénements de l'IMEP-LAHC

> Evénements > Soutenance de Thèses

Soutenance de thèse de Francois TCHEME WAKAM

Publié le 10 décembre 2019
A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In
Soutenance 18 décembre 2019 | Plan d'accès
Soutenance de thèse de Francois TCHEME WAKAM pour une thèse de DOCTORAT de l' Université de  Grenoble Alpes , spécialité  " NANO ELECTRONIQUE & NANO TECHNOLOGIES ", intitulée:
Salle M258 / Phelma/ Minatec
3 Parvis Louis Néel
38016 Grenoble Cedex1

Modélisation, simulation et caractérisation électrique de cellule mémoire DRAM 1T: A2RAM

Francois TCHEME WAKAM

Francois TCHEME WAKAM

Mercredi 18 Décembre 2019 à 10h30
Résumé:
Avec la croissance de transfert de données, principalement à cause des applications de type internet des objets, il y a un besoin accru de système de stockage (mémoires). L’idéale est d’avoir une mémoire spécifique qui sera facilement intégrée dans ces applications. Cette mémoire doit respecter des exigences spécifiques telles que : une simplicité du
mode de fonctionnement, une grande densité d’intégration, une faible consommation électrique, et bas coût de fabrication. Une mémoire capable de répondre à toutes ces exigences n’existe pas, mais une architecture mémoire qui se rapproche des ces critères est la cellule mémoire dynamique (DRAM) intégrée (eDRAM). La DRAM a été proposée
pour la première fois en 1968 dans son architecture traditionnelle 1T/1C-DRAM où le transistor sert de point d’accès et la capacité est le point de stockage à l’information. Mais le principal problème de cette architecture est sa faible densité d'intégration causée par la limitation de la miniaturisation de sa capacité de stockage. Une solution pour contourner cette
limitation serait l’utilisation d’architectures DRAM sans capacité de stockage : on parle de 1T-DRAM. Ici, le transistor est utilisé pour stocker et lire l’information. On trouve dans la littérature de nombreuses architectures DRAM 1T, mais le but de cette thèse est d'étudier l'A2RAM, afin de voir si elle peut être utilisée en tant que DRAM intégrée.
 
Membres du jury :
  • Gérard GHIBAUDO : Directeur de thèse
  • Joris LACORD : Co Encadrant
  • Marylin BAWEDIN : Co Encadrant
  • Damien DELERUYELLE - Rapporteur
  • Pascal MASSON - Rapporteur
  • Philippe GALY - Examinateur
  • Francis BALESTRA - Examinateur

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In

Partenaires

Thèse préparée dans le laboratoire : CEA - CEA/LETI , sous la direction de Gérard GHIBAUDO, directeur de thèse puis Maryline BAWEDIN et Joris LACORD  Co-encadrants.

mise à jour le 27 janvier 2020

anglais
IMEP-LAHC
Site de Grenoble
Grenoble INP - Minatec : 3, Parvis Louis Néel - CS 50257 - 38016 Grenoble Cedex 1

Site de Chambéry
Université Savoie Mont Blanc - F73376 Le Bourget du Lac Cedex
 
 
  CNRS  http://www.cnrs.fr      Site Grenoble-INP http://www.grenoble-inp.fr       Université Grenoble Alpes (UGA)      Université Savoie Mont Blanc
Université Grenoble Alpes