Aller au menu Aller au contenu
Evénements de l'IMEP-LAHC
Microélectronique, électromagnétisme, photonique, hyperfréquences
Evénements de l'IMEP-LAHC
Evénements de l'IMEP-LAHC

> Evénements > Soutenance de Thèses

Soutenance de thèse de Mr Lama RAHHAL

Publié le 4 novembre 2014
A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail Partagez cet article Facebook Twitter Linked In Google+ Viadeo
Soutenance 6 novembre 2014 | Plan d'accès
Soutenance de Lama RAHHAL pour une thèse de DOCTORAT de l'Université de Grenoble, Spécialité "Nano Electronique et Nano Technologies." intitulée :
Amphithéatre M001-Grenoble INP - Phelma
3 Parvis Louis Néel - CS 50257
38016 Grenoble Cedex 01 salle 

"Analyse et modélisation des phénomènes de mismatch des transistors MOSFET avancées"

Jeudi 6 Novembre 2014 à 10h30

Résumé de Thèse:
Afin de réaliser correctement leur fonction, certains blocs analogiques ou numériques comme les miroirs de courant ou les SRAM, nécessitent des paires de transistors MOS électriquement identiques. Cependant, les dispositifs sur silicium, même appariés, subissent des variations locales aléatoires ce qui fait varier leurs performances électriques. Ce phénomène est connu sous le nom désappariement. L’objectif de cette thèse est de comprendre les causes physiques de ce désappariement, de le quantifier et de proposer des solutions pour le réduire. Dans ce contexte, quatre thèmes principaux sont développés. Le premier thème se focalise sur l’optimisation des méthodologies de mesures des phénomènes de désappariement. Une nouvelle méthode de mesure du désappariement de Vt et de β ainsi qu’un nouveau modèle de désappariement de ID sont proposés, analysés et appliqués à des données mesurées sur des technologies 28nm Bulk et FD SOI. Le second thème se concentre sur la caractérisation des différentes configurations de transistor MOS afin de proposer l’architecture optimale en fonction des applications visées. Ainsi, la possibilité de remplacer le LDEMOS par une configuration cascode est analysée en détail. Le troisième thème se focalise sur l’analyse et la modélisation des phénomènes de désappariement des transistors MOS avancés. Trois aspects sont analysés : 1) l’introduction du Ge dans le canal P des technologies 28nm BULK, 2) la suppression de la contribution de la grille sur le désappariement de Vt en utilisant la technologie 20 nm métal-Gate-Last 3) un descriptif des principaux contributeurs au désappariement de Vt, β et ID dans les technologies 28 et 14nm FD SOI. Le dernier thème traite du comportement du désappariement des transistors MOS après vieillissement. Un vieillissement NBTI a été appliqué sur des PMOS de la technologie 28nm FD SOI. Des modèles de comportement de Vt et de β en fonction du nombre de charges fixes ou d’états d’interfaces induits à l’interface Si/SiO2 ou dans l’oxyde sont proposés et analysés.

 
 
Mots-clés : Désappariement, transistors MOS, Vt, β, ID, 28nm Bulk, LDEMOS, configuration cascode, 20nm Métal-Gate-Last, 28nm FD SOI, 14nm FDSOI, NBTI.

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail Partagez cet article Facebook Twitter Linked In Google+ Viadeo

Partenaires

Thèse préparée dans le laboratoire : UMR 5130 - IMEP-LaHC (Institut de Microélectronique, Electromagnétisme, Photonique – Laboratoire Hyperfréquences et Caractérisation) et STMicroelectronics, sous la direction de Gérard GHIBAUDO.

mise à jour le 16 février 2015

anglais
IMEP-LAHC
Site de Grenoble
Grenoble INP - Minatec : 3, Parvis Louis Néel - CS 50257 - 38016 Grenoble Cedex 1

Site de Chambéry
Université de Savoie - F73376 Le Bourget du Lac Cedex
 


  CNRS  http://www.cnrs.fr      Site Grenoble-INP http://www.grenoble-inp.fr       Université Grenoble Alpes (UGA)      Université Savoie Mont Blanc
Univ. Grenoble Alpes