Aller au menu Aller au contenu
  • Composants Micro Nano Electroniques (CMNE)
  • Dispositifs HypeRfréquences pour l'Electronique durAble et les Milieux complexeS (DHREAMS )
  • PHOtonique, Térahertz et Optoélectronique (PHOTO)
Publié le 7 septembre 2015
A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In
Recrutement du 1 novembre 2015 au 31 août 2016 | Plan d'accès
Période de recrutement :
Début souhaité le 1er novembre 2015

Proposition d’un CDD POSTDOCTORAL de 10 mois

Intitulé :
Développement d’un émetteur pour la radio impulsionnelle Ultra-Large Bande

Contexte :

La radio impulsionnelle Ultra-Large Bande est à ce jour une technique émergente de communication par radiofréquences qui présente un certain potentiel en termes de débit, de consommation et de débit d’absorption spécifique. De nombreuses architectures d’émetteurs ont ainsi été développées et publiées dont notamment une basée sur la synthèse d’impulsions. Cette technique, bien que complexifiant l’architecture globale des émetteurs impulsionnels, permet théoriquement de couvrir l’ensemble des canaux introduit par les standards IEEE 802.15.4 et IEEE 802.15.6. Ainsi, des travaux ont été menés sur la mise en œuvre d’un synthétiseur d’impulsions Ultra-Large Bande en technologie 65nm comportant d’un cœur analogique piloté par des fonctions numériques rapides. 

Déroulement :
Dans une première phase, le portage du cœur analogique du synthétiseur, déjà conçu en technologie 65nm, devra être réalisé sur une technologie 28nm FD-SOI. Les performances obtenues devront ensuite être évaluées à l’aide de simulations post-layout et le gain lié à l’utilisation de la technologie FD-SOI devra être mis en évidence.

Dans une deuxième phase, les parties numériques du synthétiseur permettant à l’ensemble de fonctionner de manière synchronisée devront être finalisées sur une technologie 65nm puis portées en technologie 28nm FD-SOI.

L’ensemble des tâches demandées aboutira à la réalisation d’au moins un circuit de test.

Profil du candidat :
Le candidat devra de préférence être titulaire d’un doctorat, ou bien d'un diplôme de niveau Master 2 accompagné de 3 années d’expérience en micro-électronique. Il devra avoir des compétences en conception de circuits-intégrés et ce de la simulation électrique jusqu’à la validation post-layout. La connaissance des technologies 65nm et 28nm FD-SOI de la société STMicroelectronics de même qu’une expérience en simulation mixte seront appréciées.

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In

Partenaires

mise à jour le 7 septembre 2015

Contact

Sylvain BOURDEL
Envoyer un mail
anglais
CROMA
Site de Grenoble
Grenoble INP - Minatec - 3, Parvis Louis Néel , CS 50257 - 38016 Grenoble Cedex 1

Site de Chambéry
Université Savoie Mont Blanc - Rue Lac de la Thuile, Bat. 21 - 73370 Le Bourget du Lac
 
 
République Française         Logo CNRS_2019       Logo Grenoble INP - UGA Université Grenoble Alpes      Université Savoie Mont Blanc
Université Grenoble Alpes