Soutenance de M. Rémi COQUAND

Les nombreuses modifications de la structure du transistor bulk ont permis de poursuivre la miniaturisation jusqu’à sa limite aux noeuds 32/28nm.
Les technologies actuelles répondent au besoin d’un meilleur contrôle électrostatique en s’ouvrant vers l’industrialisation de transistors complètement dépletés, avec les architectures sur film mince (FDSOI) ou non planaires (TriGate FinFET bulk). Dans ce dernier cas, le substrat bulk reste limitant pour des applications à basse consommation. La combinaison de la technologie SOI et d’une architecture non-planaire conduit aux transistors TriGate sur SOI (ou TGSOI). Nous verrons l’intérêt de ces dispositifs et démontrerons qu’ils sont compatibles avec les techniques de contrainte.
On montrera en particulier les améliorations de mobilité et de courants obtenus sur ces dispositifs de largeur inférieure à 15nm. Des simulations montrent également qu’un dispositif TGSOI peut être compatible avec les techniques de modulation de VT. Enfin, nous démontrons la possibilité de fabriquer des dispositifs ultimes à nanofils empilés avec une grille enrobante par une technique innovante de lithographie tridimensionnelle. La conception, la caractérisation physique et les premiers résultats électriques obtenus seront présentés. Ces solutions peuvent répondre aux besoins des noeuds sub-10nm.

Membres du jury :
M. Raphael CLERC, Université de Saint Etienne, Président
M. Jean-Pierre RASKIN, Université Catholique de Louvain, Rapporteur
M. Emmanuel DUBOIS, IEMN Lille, Rapporteur
M. sylvain BARRAUD, CEA-LETI Grenoble, Examinateur
M. Shawn FETTEROLF IBM, STMicroelectronics Crolles, invité
M. Stephane MONFRAY, STMicroelectronics Crolles, Examinateur
M. Gérard GHIBAUDO, IMEP-LAHC Grenoble, Directeur de thèse