Soutenance de Melle Assawer SOUSSOU

 L'introduction du SiGe dans les pMOS (Bulk et FDSOI) exige un bon contrôle de la tension de seuil (VT). Ceci nécessite une extraction précise des paramètres électriques ainsi qu'une compréhension des effets électriques du Ge dans de tels dispositifs. Dans cette thèse, nous avons d'abord proposé des méthodes pour une identification
précise des paramètres électriques du « gate stack »: VT, la tension de bande plate (YFB) et l'épaisseur équivalente d'oxyde (EOT). Ces méthodes ont été validées avec des simulations Poisson-Schrodinger (PS) et appliquées avec succès aux mesures. Dans un second temps, nous avons étudié les effets électriques du Ge sur les paramètres du « gate stack » des pMOS. La comparaison des caractérisations électriques (C-Y) avec les simulations PS a montré un décalage supplémentaire du travail de sortie effectif qui croit avec le Ge. Des caractérisations STEM, EELS et SIMS ont prouvé que ce décalage est due à la présence de dipôles à l'interface SiGe/oxyde.

Membres du jury :
• Gérard GHIBAUDO - Directeur de thèse
• Daniella MUNTEANU - Rapporteur
• Pascal MASSON - Rapporteur
• Charles LEROUX - CoDirecteur de thèse
• Denis Rideau - CoDirecteur de thèse
• Brice GAUTIER -