Soutenance de Thèse de Hassan EL DIRANI

Durant les 5 dernières décennies, les technologies CMOS ont émergé et se sont imposés comme étant la méthode de fabrication principale pour les circuits semi-conducteurs intégrés avec notamment le transistor MOSFET. Néanmoins, la miniaturisation de ces transistors en technologie CMOS sur substrat massif atteint ses limites et a donc été arrêté. Les technologies FDSOI apparaissent comme une excellente alternative permettant une faible consommation et une excellente maitrise des effets électrostatiques pour les transistors MOS, même pour les noeuds technologiques 14 et 28 nm. Cependant, la pente sous le seuil (60 mV/décade) du MOSFET ne peut pas être améliorée, ce qui limite la réduction de la tension d’alimentation. Cette restriction a motivé la recherche de composants innovants pouvant offrir des déclenchements abrupts tels que le Z2-FET (Zéro pente sous le seuil et Zéro ionisation par impact), Z2-FET DGP (avec double Ground Plane) et Z3-FET (Zéro grille avant). Grace à leurs caractéristiques intéressantes (déclenchement abrupte, faible courant de fuite, tension de déclenchement ajustable, rapport de courant ION/IOFF élevé), les dispositifs à modulation de bandes peuvent être utilisés dans différentes applications. Dans ce travail, nous nous sommes concentrés sur la protection contre les décharges électrostatiques (ESD), la mémoire DRAM embarqué sans capacité, et les interrupteurs logiques. L’étude des mécanismes statique et transitoire ainsi que les performances de ces composants a été réalisé en détail grâce à des simulations TCAD et validées systématiquement par des résultats expérimentaux. Un modèle de potentiel de surface pour les trois dispositifs est également fourni.